Этот курс входит в специализацию ''Специализация FPGA Design for Embedded Systems'

4.4
звезд
Оценки: 498

Timothy Scherr и еще 1 преподаватель

27 109 уже зарегистрированы

от партнера

Хотите получить зачетные единицы для диплома? Узнайте больше

Вы можете получить от Колорадский университет в Боулдере зачетные единицы, которые будут засчитываться при обучении по дипломной программе Master of Science in Electrical Engineering

Специализация FPGA Design for Embedded SystemsКолорадский университет в Боулдере

Об этом курсе

Недавно просмотрено: 34 383

This course can also be taken for academic credit as ECEA 5361, part of CU Boulder’s Master of Science in Electrical Engineering degree.
Hardware Description Languages for Logic Design enables students to design circuits using VHDL and Verilog, the most widespread design methods for FPGA Design.   It uses natural learning processes to make learning the languages easy.  Simple first examples are presented, then language rules and syntax, followed by more complex examples, and then finally use of test bench simulations to verify correctness of the designs.  Lecture presentations are reinforced by many programming example problems so that skill in the languages is obtained.  After completing this course, each student will have fundamental proficiency in both languages, and more importantly enough knowledge to continue learning and gaining expertise in Verilog and VHDL on their own.

Гибкие сроки

Назначьте сроки сдачи в соответствии со своим графиком.

Сертификат, ссылками на который можно делиться с другими людьми

Получите сертификат по завершении

100% онлайн

Начните сейчас и учитесь по собственному графику.

Курс 2 из 4 в программе

Специализация FPGA Design for Embedded Systems

Средний уровень

Прибл. 36 часов на выполнение

Английский

Будет ли вашей компании выгодно обучить сотрудников востребованным навыкам?

Попробуйте Coursera для бизнеса

Приобретаемые навыки

Writing Code in Verilog
Simulating FPGA Designs
Designing FPGA Logic
Designing Test Benches
Writing code in VHDL

Гибкие сроки

Назначьте сроки сдачи в соответствии со своим графиком.

Сертификат, ссылками на который можно делиться с другими людьми

Получите сертификат по завершении

100% онлайн

Начните сейчас и учитесь по собственному графику.

Курс 2 из 4 в программе

Специализация FPGA Design for Embedded Systems

Средний уровень

Прибл. 36 часов на выполнение

Английский

Будет ли вашей компании выгодно обучить сотрудников востребованным навыкам?

Попробуйте Coursera для бизнеса

Преподаватели

Оценка преподавателя

4,24/5 (оценок: 194)

Timothy Scherr

Senior Instructor and Professor of Engineering Practice

Electrical, Computer, and Energy Engineering

82 171 учащийся

5 курсов

Benjamin Spriggs

Lecturer and Scholar of Engineering Practice

Electrical, Computer, and Energy Engineering

27 109 учащихся

1 курс

от партнера

Колорадский университет в Боулдере

Сделайте шаг навстречу диплому.

Этот курс входит в дипломную онлайн-программу, предлагаемую университетом Колорадский университет в Боулдере. Если вы зарегистрируетесь на курс с зачетными единицами вне дипломной программы через университет и пройдете его онлайн, зачетные единицы за него можно будет учесть в дипломной программе университета CU-Boulder. Для этого необходимо просто подать заявку через университет.

Master of Science in Electrical Engineering

Колорадский университет в Боулдере

Зарегистрируйтесь для получения зачетных единиц

Узнайте, как сотрудники ведущих компаний осваивают востребованные навыки

Подробнее о Coursera для бизнеса

Программа курса: что вы изучите

Оценка контента82%(1,414 оценки)

Неделя

Неделя 1

8 ч. на завершение

Basics of VHDL

This module introduces the basics of the VHDL language for logic design. It describes the use of VHDL as a design entry method for logic design in FPGAs and ASICs. To provide context, it shows where VHDL is used in the FPGA design flow. Then a simple example, a 4-bit comparator, is used as a first phrase in the language. VHDL rules and syntax are explained, along with statements, identifiers and keywords. Finally, use of simulation as a means of testing VHDL circuit designs is demonstrated using ModelSim, a simulator software tool. Programming assignments are used to develop skills and reinforce the concepts presented.

8 ч. на завершение

10 видео ((всего 48 мин.)), 3 материалов для самостоятельного изучения, 6 тестов

10 видео

Introduction to Hardware Description Languages for FPGA Design4мин

Why Learn VHDL?1мин

FPGA Design Flow3мин

Intro to VHDL: Finite State Machine3мин

How to speak VHDL, first phrases6мин

VHDL Assignments, Operators, Types3мин

VHDL Rules and Syntax, Interface Ports3мин

VHDL in ModelSim: Download and Install3мин

VHDL in ModelSim: Adding to your Toolkit6мин

Submitting VHDL Programming Assignments11мин

3 материала для самостоятельного изучения

Hardware Description Languages for FPGA Design Assessment Strategy10мин

Misson 2-001: Week 1 Readings2ч

Files for Week 1 Programming Assignments10мин

2 практических упражнения

VHDL Find the Code Errors30мин

Module 1 Quiz30мин

Неделя

Неделя 2

12 ч. на завершение

VHDL Logic Design Techniques

In this module use of the VHDL language to perform logic design is explored further. Many examples of combinatorial and synchronous logic circuits are presented and explained, including flip-flops, counters, registers, memories, tri-state buffers and finite state machines. Methods of hierarchical design and modular design techniques are explained and demonstrated. How to create test benches is described as a means for design verification. Students are giving ample opportunity to practice and refined their design technique using the programming assignments.

12 ч. на завершение

10 видео ((всего 52 мин.)), 2 материалов для самостоятельного изучения, 6 тестов

10 видео

Learning to speak VHDL (Intro)1мин

Combinatorial Circuits4мин

Synchronous Logic: Latches and Flip Flops4мин

Synchronous Logic: Counters and Registers6мин

Buses and Tristate Buffers3мин

Modular Designs: Components, Generate and Loops in VHDL3мин

Test Benches in VHDL: Combinatorial8мин

Test Benches in VHDL: Synchronous5мин

Memory in VHDL7мин

Finite State Machines in VHDL8мин

2 материала для самостоятельного изучения

Week 2 Readings2ч

Files for Week 2 Programming Assignments10мин

1 практическое упражнение

Module 2 Quiz30мин

Неделя

Неделя 3

7 ч. на завершение

Basics of Verilog

This module introduces the basics of the Verilog language for logic design. It describes the use of Verilog as a design entry method for logic design in FPGAs and ASICs, including the history of Verilog's development. Then a simple example, a 4-bit comparator, is used as a first phrase in the language. Verilog rules and syntax are explained, along with statements, operators and keywords. Finally, use of simulation as a means of testing Verilog circuit designs is demonstrated using ModelSim, a simulator tool. Programming assignments are used to develop skills and reinforce the concepts presented.

7 ч. на завершение

9 видео ((всего 92 мин.)), 2 материалов для самостоятельного изучения, 6 тестов

9 видео

Verilog for fun and profit (intro)3мин

Your First Verilog phrase11мин

Verilog Rules and Syntax; Keywords and Identifiers; Sigasi/Quartus editing12мин

Verilog Statements and Operators16мин

Verilog Modules, Port Modes and Data Types10мин

Verilog Structure10мин

Testing with ModelSim5мин

Verilog Evaluation11мин

Submitting Verilog Programming Assignments10мин

2 материала для самостоятельного изучения

Week 3 Readings1ч 10мин

Files for Week 3 Programming Assignments10мин

2 практических упражнения

Verilog Find the Errors20мин

Module 3 Quiz30мин

Неделя

Неделя 4

10 ч. на завершение

Verilog and System Verilog Design Techniques

In this module use of the Verilog language to perform logic design is explored further. Many examples of combinatorial and synchronous logic circuits are presented and explained, including flip-flops, counters, registers, memories, tri-state buffers and finite state machines. Methods of hierarchical design and modular design techniques are explained and demonstrated. How to create test benches is described as a means for design verification. Students are giving ample opportunity to practice and refined their design technique by writing code as required by the programming assignments.

10 ч. на завершение

10 видео ((всего 48 мин.)), 2 материалов для самостоятельного изучения, 6 тестов

10 видео

Learning to speak Verilog (intro)3мин

Combinatorial Circuits5мин

Synchronous Logic: Latches and Flip Flops3мин

Synchronous Logic: Counters and Registers5мин

Buses and Tristate Buffers3мин

Modular Design in Verilog3мин

Testbenches in Verilog7мин

Testbenches in Verilog II2мин

Memory with Verilog4мин

Verilog Finite State Machines7мин

2 материала для самостоятельного изучения

Week 4 Readings15мин

Files for Week 4 Programming Assignments10мин

1 практическое упражнение

Module 4 Quiz30мин

Рецензии

4.4

Рецензии: 144

5 stars
58,91 %
4 stars
28,05 %
3 stars
7,01 %
2 stars
3 %
1 star
3 %

Лучшие отзывы о курсе HARDWARE DESCRIPTION LANGUAGES FOR FPGA DESIGN

от партнера RJ3 сент. 2020 г.

The course is good. It will enhance your vhdl and verilog skills but there are some places where i found insufficient details.

от партнера JS6 июня 2021 г.

I really liked this course . if someone wants to know how digital circuits are made inside of computer then this course could be proven as turning point in his way of learning .

от партнера SS28 мая 2022 г.

It's a nice course to exlpore VHDL and Verilog basics. Self learn is necessary. While coding any type of modelling is fine.

от партнера GP30 апр. 2021 г.

Very good course. lectures, assignments and provided reading material provide a solid foundation for writing HDL code.

Посмотреть все отзывы

Специализация FPGA Design for Embedded Systems: общие сведения

The objective of this course is to acquire proficiency with Field Programmable Gate Arrays (FPGA)s for the purpose of creating prototypes or products for a variety of applications. Although FPGA design can be a complex topic, we will introduce it so that, with a little bit of effort, the basic concepts will be easily learned, while also providing a challenge for the more experienced designer. We will explore complexities, capabilities and trends of Field Programmable Gate Arrays (FPGA) and Complex Programmable Logic Devices (CPLD). Conception, design, implementation, and debugging skills will be practiced. We will learn specifics around embedded IP and processor cores, including tradeoffs between implementing versus acquiring IP. Projects will involve the latest software and FPGA development tools and hardware platforms to help develop a broad perspective of the capabilities of various Programmable SoC solutions. Topics include:

Verilog, VHDL, and RTL design for FPGA and CPLD architectures FPGA development tools flow: specify, synthesize, simulate, compile, program and debug Configurable embedded processors and embedded software Use of soft-core and hard-core processors and OS options FPGA System engineering, software-hardware integration, and testing IP development and incorporating 3rd-party IP The capstone course will give the learner the opportunity to practice and implement the concepts covered by building FPGA systems based on low cost evaluation boards.

Часто задаваемые вопросы

Когда я получу доступ к лекциям и заданиям?
Доступ к лекциям и заданиям предоставляется в зависимости от типа регистрации. Если вы проходите курс в режиме слушателя, то получите бесплатный доступ к большинству материалов курса. Чтобы открыть оцениваемые задания и возможность получить сертификат, необходимо будет приобрести прохождение с сертификатом. Это можно сделать во время прохождения в режиме слушателя или после него. Если вы не видите варианта 'Режим слушателя'.
Курс может не предлагаться в режиме слушателя. Попробуйте бесплатную пробную версию или подайте заявку на финансовую помощь.
Курс предлагаться в режиме 'Полный курс, без сертификата'. В нем можно просматривать все материалы, выполнять обязательные задания и получить итоговую оценку. Приобрести дополнительно прохождение с сертификатом в таком случае нельзя.
Что я получу, оформив подписку на специализацию?
Записавшись на курс, вы получите доступ ко всем курсам в специализации, а также возможность получить сертификат о его прохождении. После успешного прохождения курса на странице ваших достижений появится электронный сертификат. Оттуда его можно распечатать или прикрепить к профилю LinkedIn. Просто ознакомиться с содержанием курса можно бесплатно.
Можно ли получить финансовую помощь?
Да. В некоторых программах обучения вы можете подать заявку на получение финансовой помощи или стипендии, если не можете оплатить регистрационный взнос. Если для выбранной вами программы предлагается такая возможность, вы увидите ссылку для подачи заявки на странице описания.

Остались вопросы? Посетите Центр поддержки учащихся.

Обучайте сотрудников и добивайтесь отличных результатов в бизнесе

Откройте для себя Coursera для бизнеса

Hardware Description Languages for FPGA Design

Об этом курсе

Приобретаемые навыки